- added run_and_halt_time to deprecated/removed functions section
authorntfreak <ntfreak@b42882b7-edfa-0310-969c-e2dbd0fdcd60>
Mon, 28 Jul 2008 21:01:24 +0000 (21:01 +0000)
committerntfreak <ntfreak@b42882b7-edfa-0310-969c-e2dbd0fdcd60>
Mon, 28 Jul 2008 21:01:24 +0000 (21:01 +0000)
git-svn-id: svn://svn.berlios.de/openocd/trunk@880 b42882b7-edfa-0310-969c-e2dbd0fdcd60

doc/openocd.texi
src/non-arm-targets.txt

index 04605f09d7a922002ea2f87654c5771ec6043716..de996eb9b937909a2a59d20ec7a511c4f5ddefbf 100644 (file)
@@ -1434,6 +1434,15 @@ use @option{flash write_image} command passing @option{erase} as the first param
 this config option has been removed, simply adding @option{init} and @option{reset halt} to
 the end of your config script will give the same behaviour as using @option{daemon_startup reset}
 and @option{target cortex_m3 little reset_halt 0}.
+@item @b{run_and_halt_time}
+@cindex run_and_halt_time
+This command has been removed for simpler reset behaviour, it can be simulated with the
+following commands:
+@smallexample
+reset run
+sleep 100
+halt
+@end smallexample
 @end itemize
 
 @node FAQ
index efbf3332314bde95322dd8d50e2ff5bc47420454..2d49c882184e045707053cf775970e02c93d69ea 100644 (file)
@@ -1,76 +1,76 @@
-Some outstanding issues w.r.t. non-ARM32 targets\r
-================================================\r
-This file describes outstanding issues w.r.t.\r
-non-ARM32 targets.\r
-\r
-Ideas & patches welcome!\r
-\r
-\r
-\r
-\r
-Flash drivers\r
--------------\r
-The flash drivers contain ARM32 code that is used\r
-to execute code on the target.\r
-\r
-This needs to be handled in some CPU independent\r
-manner.\r
-\r
-The ocl and ecos flash drivers compile the flash\r
-driver code to run on the target on the developer\r
-machine.\r
-\r
-The ocl and ecos flash drivers should be unified\r
-and instructions should be written on how to\r
-compile the target flash drivers. Perhaps\r
-using automake?\r
-\r
-\r
-\r
-eCos has CFI driver that could probably be compiled\r
-for all targets. The trick is to figure out a\r
-way to make the compiled flash drivers work\r
-on all target memory maps + sort out all the\r
-little details\r
-\r
-32 vs. 64 bit\r
--------------\r
-Currently OpenOCD only supports 32 bit targets.\r
-\r
-Adding 64 bit support would be nice but there\r
-hasn't been any call for it in the openocd development\r
-mailing list\r
-\r
-target support\r
---------------\r
-target.h is relatively CPU agnostic and\r
-the intention is to move in the direction of less \r
-instruction set specific.\r
-\r
-Non-CPU targets are also supported, but there isn't\r
-a lot of activity on it in the mailing list currently.\r
-An example is FPGA programming support via JTAG,\r
-but also flash chips can be programmed directly\r
-using JTAG.\r
-\r
-non-JTAG physical layer\r
------------------------\r
-JTAG is not the only physical protocol used to talk to\r
-CPUs.\r
-\r
-OpenOCD does not today have targets that use non-JTAG.\r
-\r
-The actual physical layer is a relatively modest part\r
-of the total OpenOCD system.\r
-\r
\r
-PowerPC\r
--------\r
-there exists open source implementations of powerpc\r
-target manipulation, but there hasn't been a lot\r
-of activity in the mailing list.\r
-\r
-MIPS\r
-----\r
-Currently OpenOCD has a MIPS target defined. This is the\r
+Some outstanding issues w.r.t. non-ARM32 targets
+================================================
+This file describes outstanding issues w.r.t.
+non-ARM32 targets.
+
+Ideas & patches welcome!
+
+
+
+
+Flash drivers
+-------------
+The flash drivers contain ARM32 code that is used
+to execute code on the target.
+
+This needs to be handled in some CPU independent
+manner.
+
+The ocl and ecos flash drivers compile the flash
+driver code to run on the target on the developer
+machine.
+
+The ocl and ecos flash drivers should be unified
+and instructions should be written on how to
+compile the target flash drivers. Perhaps
+using automake?
+
+
+
+eCos has CFI driver that could probably be compiled
+for all targets. The trick is to figure out a
+way to make the compiled flash drivers work
+on all target memory maps + sort out all the
+little details
+
+32 vs. 64 bit
+-------------
+Currently OpenOCD only supports 32 bit targets.
+
+Adding 64 bit support would be nice but there
+hasn't been any call for it in the openocd development
+mailing list
+
+target support
+--------------
+target.h is relatively CPU agnostic and
+the intention is to move in the direction of less 
+instruction set specific.
+
+Non-CPU targets are also supported, but there isn't
+a lot of activity on it in the mailing list currently.
+An example is FPGA programming support via JTAG,
+but also flash chips can be programmed directly
+using JTAG.
+
+non-JTAG physical layer
+-----------------------
+JTAG is not the only physical protocol used to talk to
+CPUs.
+
+OpenOCD does not today have targets that use non-JTAG.
+
+The actual physical layer is a relatively modest part
+of the total OpenOCD system.
+
+PowerPC
+-------
+there exists open source implementations of powerpc
+target manipulation, but there hasn't been a lot
+of activity in the mailing list.
+
+MIPS
+----
+Currently OpenOCD has a MIPS target defined. This is the
 first non-ARM example of a CPU target
\ No newline at end of file

Linking to existing account procedure

If you already have an account and want to add another login method you MUST first sign in with your existing account and then change URL to read https://review.openocd.org/login/?link to get to this page again but this time it'll work for linking. Thank you.

SSH host keys fingerprints

1024 SHA256:YKx8b7u5ZWdcbp7/4AeXNaqElP49m6QrwfXaqQGJAOk gerrit-code-review@openocd.zylin.com (DSA)
384 SHA256:jHIbSQa4REvwCFG4cq5LBlBLxmxSqelQPem/EXIrxjk gerrit-code-review@openocd.org (ECDSA)
521 SHA256:UAOPYkU9Fjtcao0Ul/Rrlnj/OsQvt+pgdYSZ4jOYdgs gerrit-code-review@openocd.org (ECDSA)
256 SHA256:A13M5QlnozFOvTllybRZH6vm7iSt0XLxbA48yfc2yfY gerrit-code-review@openocd.org (ECDSA)
256 SHA256:spYMBqEYoAOtK7yZBrcwE8ZpYt6b68Cfh9yEVetvbXg gerrit-code-review@openocd.org (ED25519)
+--[ED25519 256]--+
|=..              |
|+o..   .         |
|*.o   . .        |
|+B . . .         |
|Bo. = o S        |
|Oo.+ + =         |
|oB=.* = . o      |
| =+=.+   + E     |
|. .=o   . o      |
+----[SHA256]-----+
2048 SHA256:0Onrb7/PHjpo6iVZ7xQX2riKN83FJ3KGU0TvI0TaFG4 gerrit-code-review@openocd.zylin.com (RSA)